IBM sẽ tung ra một công nghệ mới có tên multi-threading (đa phân luồng) - một công nghệ cho phép một bộ xử lý có thể hoạt động như hai bộ xử lý song song hoặc nhiều hơn - để sử dụng cho sản phẩm chip máy chủ Power5 của mình, chạy theo cuộc đua cách tân về các thiết kế vi xử lý.

Về bản chất, công nghệ đa phân luồng đồng thời cho phép một chip có thể chạy hai ứng dụng, hoặc hai dòng xử lý (thread) của cùng một ứng dụng tại cùng một thời điểm - nhờ đó giảm thời gian cần thiết để hoàn thành một tác vụ.

Big Blue đã trình bày một báo cáo về các chip Power5 dành cho máy chủ của mình tại một hội thảo. IBM cho biết đã có các mẫu của loại chip này đang chạy trong các phòng thí nghiệm và đã tăng hiệu suất đáng kể hệ điều hành AIX và OS/400 của hãng cũng như hệ điều hành Linux. Loại chip này được dự kiến sẽ được đưa ra thị trường vào năm 2004.

Các chip đa phân luồng (multi-threading) và đa lõi (multi-core) đã chuyển thành những sản phẩm hàng đầu trong lĩnh vực thiết kế chip, khi các kỹ sư đã phải chật vật tìm các phương thức tăng cường hiệu suất chip mà không làm tăng đáng kể việc tiêu thụ năng lượng.

Cốt lõi của công nghệ đa phân luồng là khái niệm về sự giảm thiểu hoạt động vô ích của chip. Hầu hết mọi thành phần phụ của một bộ xử lý, chẳng hạn bộ xử lý dấu phảy động dùng để tính toán các phép toán thập phân, thường xuyên ở chế độ chờ để nhận dữ liệu từ các thành phần phụ khác.

Việc phân luồng (threading) cho phép các thành phần phụ này hoạt động một cách tương đối độc lập và đồng thời. Đối với hệ điều hành, một chip đã được phân luồng theo chuẩn sẽ giống như hai bộ xử lý. Chip máy chủ Power5, vốn có hai lõi bộ xử lý bên trong, hay còn gọi là bộ não của máy tính, sẽ hoạt động giống như bốn bộ xử lý đơn thông thường.

Mặc dù Power5 dựa trên thiết kế của chip Power4+ hiện đang được sử dụng trên thị trường, đại diện của IBM cho biết việc đưa công nghệ phân luồng vào chip này sẽ đòi hỏi hãng phải tích hợp thêm một số tính năng mới. Chẳng hạn, số lượng của các thanh ghi đổi tên (rename register) - được bộ xử lý sử dụng để lưu giữ dữ liệu trong quá trình hoạt động - đã mở rộng từ 80 lên 120, để tránh xung đột về tài nguyên giữa các thành phần phụ khác nhau của chip. Loại chip đa phân luồng mới này cũng được thiết kế để hệ điều hành của một máy tính có thể ưu tiên hoá các nhiệm vụ giữa hai hoặc nhiều phân luồng.

Chức năng đa phân luồng này cũng sẽ không thể được máy tính kích hoạt nếu một ứng dụng trên máy không tận dụng được tính năng này. IBM nhấn mạnh.

Do có các tính năng mới, Power5 sẽ có kích thước lớn hơn khoảng 24% so với chip Power4+ và chứa nhiều transistor hơn - do đó làm tăng hiệu suất tiêu thụ điện và giảm chi phí sản xuất. Các nhà phân tích cho biết công nghệ đa phân luồng sẽ tăng công suất tiêu thụ điện, nhưng IBM khẳng định rằng điều đó rất đáng giá vì đổi lại, hiệu suất của chip sẽ tăng lên tới khoảng 40%.

Bình Minh - Theo CNET